

## Description des UEs du Master Sytèmes Embarqués

code	libellé	semestre	ECTS	СМ	TD	TP	Heures	effectif	nb gpe CM	nb gpe TD	nb gpe TP
				ère , er							
Master 1 <sup>st</sup> année 1 <sup>st</sup> semestre											
UE1S7	Transverse M1 Semestre 1	S7	12			42	20			-	
UE1S7	Capteurs et instrumentations	S7 S7	3	8	0	12	20	50	1	2	3
UE1S7	Robotique (introduction)		3	4	0	16	20	50	1	2	3
UE1S7	Outils de modélisation mécanique	S7 S7	3		0	16	20	50 50	1		3
UE1S7	Objets connectés (introduction)	S7	3	8	U	12	20	50	1	2	3
UE2S7	Activité de mise en situation et Langue M1S1	S7 S7	6	8	12	0	20	50	3	3	
UE2S7	Anglais	S7 S7	2	0		25	20 25				3
UE2S7	Projet tuteuré/Alternance		4	U	0	25	25	50	1	2	3
UE5S7	Spécialité M1 Semestre 1	S7	12	4.6		24	40	20			
UE5S7	Programmation des FPGA (introduction)	S7	3	16	0	24	40	20	1	1	1
UE5S7	Conception des ASICs (introduction)	S7	2	8	12	0	20	20	1	1	1
UE5S7	Objets connectés (avancé)	S7	3	16	0	24	40	20	1	1	1
UE5S7	Capteurs et réseaux sans fil	S7	2	8	0	12	20	20	1	1	
UE5S7	Images et signaux numériques	S7	2	8 200 - 200		0	20	20	1	1	1
			Master 1	<sup>ere</sup> année 2 <sup>em</sup>	semestre				·		
UE6S8	Transverse M1 Semestre 2	S8	9				0.0				
UE6S8	Management et suivi de projet	S8	3	8	0	12	20	50	1	2	3
UE6S8	Ingénierie de développement	S8	3	8	12	0	20	50	1	2	3
UE6S8	Langage de programmation	S8	3	4	0	16	20	50	1	2	3
UE7S8	Activité de mise en situation et Langue M1S2	S8	9							_	2
UE7S8	Anglais	S8	2	8	12	0	20	50	3	3	3
UE7S8	Projet tuteuré/Alternance	S8	3	0	0	25	25	50	1	2	3
UE7S8	Stage/Alternance	S8	4	0	0	0		50	1	2	3
UE10S8	Spécialité M1 Semestre 2	S8	12								
UE10S8	Architectures logicielles et systèmes	S8	4	16	24	0	40	20	1	1	1
UE10S8	Filtrage numérique	S8	4	16	12	12	40	20	1	1	1
UE10S8	OS multitâches	S8	4	8		32	40	20	1	1	1
			Master 2	<sup>eme</sup> année 1 <sup>er</sup>	semestre				·		
UE11S9	Transverse M2 Semestre 1	S9	6							_	
UE11S9	Conception des algorithmes en temps réel	S9	3	8	0	12	20	50	1	2	3
UE11S9	Normes et certifications	S9	3	8	12	0	20	50	1	2	3
UE12S9	Activité de mise en situation et Langue M2S1	S9	6						_		<u> </u>
UE12S9	Anglais	S9	2	8	12	0	20	50	3	3	3
UE12S9	Projet tuteuré/Alternance	S9	4	0	0	25	25	50	1	2	3
UE15S9	Spécialité M2 Semestre 1	S9	18						_		<b>—</b>
UE15S9	Conception des ASICs (avancé)	S9	2	8	0	12	20	20	1	1	1
UE15S9	Systèmes sur puces (SOC)	S9	4	16	0	24	40	20	1	1	1
UE15S9	Application des ASICs	S9	4	16	0	24	40	20	1	1	1
UE15S9	Radiocommunication pour les SE (introduction)	S9	2	8	12	0	20	20	1	1	1
UE15S9	Architectures parallèles	S9	2	16	0	24	40	20 20	1	1	1
UE15S9	Conception des algorithmes embarqués (avancé)	S9		8 me , -èm	0	12	20	20	1	1	1
			Master 2 <sup>e</sup>	année 2	<sup>e</sup> semestre				ı		
UE16S0	Activité de mise en situation et Langue M2S2	S10	18	_					-		_
UE16S0	Anglais	S10	3	8	12	0	20	50	3	3	3
UE16S0	Projet tuteuré/Alternance	S10	5	0	0	25	25	50	1	2	3
UE16S0	Stage/Alternance	S10	10	0	0	0		50	1	2	3
UE19S0	Spécialité M2 Semestre 2	S10	12	_					ļ .		<del>                                     </del>
UE19S0	Traitement d'images embarqués	S10	4	8	12	10	30	20	1	1	1
UE19S0	Programmation des FPGA (avancé)	S10	4	16	0	24	40	20	1	1	1
UE19S0	Radiocommunication pour les SE (avancé)	S10	4	16	0	14	30	20	1	1	1